HBM混合鍵合量產受阻：300°C熱處理與CMP碟形效應雙重制約
Nashnova编辑部
混合鍵合（將兩塊晶片的銅線直接對接的技術）原定隨HBM5量產，但300°C高溫損害DRAM、CMP研磨精度不足兩大難題互相鉗制，疊加成本高出3至5倍，量產時間表被迫延後。
混合鍵合到底想解決甚麼問題？
現時HBM晶片逐層往上疊，層間靠微凸塊（微小焊點）連接，間距大、散熱差。
混合鍵合的做法是銅對銅直接貼合，去掉凸塊和底填膠——這意味著→ 晶片間距可大幅縮小，輸入輸出密度顯著提升，散熱通路亦更暢順。
簡單來說＝ 這是把「焊接」升級成「無縫拼合」，是未來超高層HBM的必經之路。
兩個技術難題怎樣互相卡死？
難題一：CMP研磨不夠平。 CMP（化學機械平坦化，用化學液加研磨墊將晶圓表面磨平的工藝）須將銅面的碟形凹陷控制在5納米以內，目前整片晶圓上做不到如此均勻。
難題二：300°C會傷DRAM。 標準混合鍵合需要約300°C加熱令銅膨脹、貼緊，但DRAM儲存單元在此溫度下性能會退化，廠商唯有將目標降至約200°C。
這反映出一個惡性循環：溫度降低 → 銅膨脹不足 → 對CMP平整度的要求反而更苛刻 → 兩個變量互相拉扯，誰也過不了關。
成本與標準放寬又幫了倒忙？
混合鍵合的加工成本估計是現有熱壓縮鍵合的3至5倍，還須重新設計整條產線佈局。
與此同時，JEDEC（制定HBM封裝標準的行業組織）將封裝厚度上限從HBM3E的720微米放寬至HBM4的775微米，HBM5等20層產品甚至討論放到900至1000微米。
這意味著→ 封裝空間變大，用舊辦法也能塞下更多層，「必須靠混合鍵合壓縮間距」的緊迫感被削弱。加上NVIDIA等大客戶對超高堆疊需求趨於保守，12層配置預計在HBM4E世代仍是主流。
三星和SK海力士的過渡方案是甚麼？
三星：銅熱路徑塊（HPB）。 在HBM堆疊內部專門修一條銅質「散熱高速路」，將最熱的晶片間物理層區域的熱量快速導出。已在HBM4E驗證，矽基版本計劃用於HBM5。
SK海力士：iHBM。 在封裝內嵌入一塊電絕緣但高導熱的矽基冷卻元件（ICE），不改現有封裝和底填工藝，熱阻降低約30%。
簡單來說＝ 兩家都在講「混合鍵合我先不碰，但散熱問題我用別的招先頂住」。
混合鍵合到底幾時能量產？
業內判斷：短期選風險低的方案，混合鍵合留作中長期里程碑，待輸入輸出密度必須翻倍時再上。
三星旗下設備子公司SEMES研發中心執行副總裁都鉉浩明確表示：隨著堆疊層數增加，熱壓縮鍵合終將觸及物理極限，向混合鍵合過渡不可避免。
這意味著→ 時間表不取決於「要不要做」，而取決於CMP精度和低溫鍵合能否同步突破——兩道鎖必須同時打開。
市场有风险，内容仅供研究参考，不构成投资建议。