麒麟9030拆解：中芯7nm密度領先但效率差距顯著
Taylor Wilson
SemiAnalysis拆解顯示麒麟9030晶體管密度已小幅超越台積電N6，但能效僅相當於三年前安卓旗艦水平——密度領先並未轉化為性能優勢，華為正轉向3D堆疊尋求突破。
密度追上了，到底點做到？
麒麟9030採用中芯國際N+3製程，最小金屬間距約32.5nm，比英特爾18A的36nm窄約10%。
晶體管密度達每平方毫米1.134億個，略高於台積電N6的1.077億個。
這意味著→ 在沒有EUV光刻（用極紫外光在晶片上刻電路的技術）的條件下，中芯靠DUV（深紫外光，上一代光刻技術）多重曝光和設計優化，將密度推到對手同級水平。
簡單來說＝ 用更舊的「刻刀」反覆刻，硬是刻出同新刀差不多細的線條。
密度贏了，點解性能仍然落後？
中芯N+3追求密度的代價是犧牲功耗與頻率——密度整體仍落後英特爾18A高密度庫約38%。
麒麟9030主核頻率2.75GHz，性能接近Arm 2021年發佈的Cortex-X2，大致相當於三年前的安卓旗艦。
這意味著→ 晶體管塞得更密，但每個晶體管的「幹活效率」未能跟上，整體性能被拖住。
蘋果當前效率核心在約1W功耗下，整數運算效率比麒麟9030高出約20%——這反映出製程成熟度、電壓-頻率優化和晶體管效率的綜合差距，而非單純密度問題。
唔用EUV仲可以繼續推進？
拆解證明：多重圖案化加上DTCO（設計-技術協同優化，令晶片設計和製造工藝互相配合擠出空間）仍能推進密度。
但分析人士強調，僅憑密度進步，缺少晶體管效率、能效、先進架構和良率的配套突破，難以在高端AI和流動晶片領域縮小差距。
簡單來說＝ 線條能繼續刻細，但光刻細並不足夠——晶片要跑得快、耗電少，還需要每個晶體管本身更高效，這恰恰是沒有EUV最難補的短板。
華為下一步打算點樣破局？
華為下一代麒麟2026轉向LogicFolding三維堆疊架構——將邏輯電路垂直疊起來，不再只靠平面縮小。
官方聲稱相較麒麟9030 Pro：晶體管密度提升逾53%、時鐘頻率提升12.7%、功耗降低41%，目標密度每平方毫米2.38億個，接近台積電3nm級。
這意味著→ 華為的思路從「將平面刻得更細」轉向「往上疊樓」，試圖用建築學的方式繞開光刻的天花板。
這反映出中芯DUV路線的密度天花板已經觸頂，下一階段的核心考題從「能不能刻得密」變成「能不能跑得快、慳得了電」。
Content is for reference only, not financial advice.