輝達Rubin Ultra 4晶片方案遭取消，性能規模縮減一半
N.R. Finch
英偉達原版4晶片Rubin Ultra方案在發佈約三個月後即遭取消，新版規模和性能均縮減一半——背後是台積電封裝工藝撞上物理極限，而競爭對手正加速蠶食份額。
原版方案點解被砍？
晶片行業研究機構SemiAnalysis於6月30日發帖稱，原版Rubin Ultra計劃將4顆計算晶片+16個HBM4E記憶體模組塞進一個封裝，等於把兩塊完整Rubin晶片拼埋一齊。
但台積電在用CoWoS-L封裝工藝（一種將多顆晶片「黏」在同一塊基板上的技術）做4晶片排列時，基板出現翹曲——基板向多個方向彎曲，晶片貼不平，信號傳不通。
這意味著→ 不是設計有問題，是製造端做不到：晶片越拼越大，物理應力就越難控制。
替代方案救唔救到場？
台積電正在探索一種叫CoPoS（面板上晶片基板封裝）的新方案，以大尺寸方形面板替代傳統約300毫米圓形矽中介層，早期規格約310×310毫米，後續可擴展至750×620毫米。
問題在於時間：CoPoS試驗線最早2026年才建，量產目標在2028年底至2029年上半年，而原版Rubin Ultra計劃2027年發佈。
簡單來說＝ 藥方有了，但藥仲未造出嚟，病人等唔起。
SemiAnalysis點解話CUDA護城河喺度鬆動？
SemiAnalysis將此事放在更大的競爭格局下：英偉達份額正受到亞馬遜Trainium、Google TPU同AMD晶片的蠶食。
該機構舉咗一個具體例子：最成功的AI智能體Claude Code，推理工作有相當大一部分跑喺Trainium上，而Claude的訓練則在TPU上完成。
這意味著→ 一年前仲難以想像的事正在發生——頭部AI應用開始繞開英偉達的CUDA生態，直接用競品晶片跑核心工作負載。
市場爭議焦點喺邊？
質疑方認為4晶片方案取消三個月前已係公開資訊，並批評SemiAnalysis立場偏頗，有網民直指其「充當AMD同ASIC的代言人」，另有人稱該機構「明顯已沽空英偉達」。
支持方則認為呢件事係英偉達執行力下滑的信號——製造問題疊加競爭加劇，壓力係結構性的。
這反映出市場對英偉達的分歧已不只係估值高低，而係「護城河仲喺唔喺度」呢個根本問題。英偉達方面未就上述報道發表評論。
接落嚟盯咩？
關鍵變量得一個：台積電CoPoS量產進度能否趕上2027年節點。
如果趕唔上，新版Rubin Ultra就係英偉達喺製造端妥協後的「縮水版」，性能得返原版一半。
簡單來說＝ 英偉達的設計能力冇出問題，但造得出嚟先算數——而造的時間表，揸喺台積電手裏。
Content is for reference only, not financial advice.