三星CXL 3.1量產推遲，英特爾AMD平台滯後是主因
Taylor Wilson
三星CXL 3.1記憶體模組量產從2025年四季度推遲至2027年一季度，瓶頸不在三星自身，而是英特爾、AMD下一代伺服器CPU集體延期，拖慢了整條PCIe 6.0生態鏈的成熟節奏。
推遲一年半，到底卡在哪？
三星原計劃2025年四季度量產業界首款CXL 3.1模組，現在窗口滑到了2027年一季度。
問題不出在記憶體模組本身——CXL 3.1（一種令記憶體跨多顆CPU/GPU共享的高速互連標準）強依賴完整的PCIe 6.0（下一代伺服器匯流排標準，頻寬翻倍）生態：CPU、GPU、固態硬碟、主機板全部要到位，缺一不可。
這意味著→ 記憶體做好了沒用，平台不就緒，整條鏈就啟動不了。
英特爾和AMD各自拖到了甚麼時候？
英特爾Diamond Rapids處理器原定2026年下半年，因設計修訂和良率問題，據報道推遲到2027年二至三季度。
AMD EPYC Venice暫時維持2026年下半年計劃，工程樣品已送達部分客戶。
三星計劃今年9月後基於Venice平台完成CXL 3.1樣品驗證，再進入客戶認證，商業量產瞄準2027年初。
簡單來說＝ 兩大CPU廠商裡，英特爾明確延期，AMD勉強守住時間表；三星的量產節奏完全跟著CPU走。
HBM太火，CXL資源被分走了？
傳統伺服器DRAM和HBM（高頻寬記憶體，AI晶片旁邊堆疊的超高速記憶體）需求急劇攀升，三星把更多產能撥給了CXL 2.0模組應對眼前訂單。
SK海力士和美光雖然完成了CXL 3.1模組開發，但都尚未啟動量產準備。
這反映出 整個行業態度一致：HBM賺錢在當下，CXL 3.1的商業回報還要再等一輪平台周期。
CXL和HBM，不是搶同一塊餅？
HBM追求的是極致頻寬——離晶片越近、速度越快。
CXL記憶體追求的是資源池化——令多顆CPU和GPU共享一個大記憶體池，提高利用率、降低總記憶體需求。
簡單來說＝ 一個拼速度，一個拼共享，架構上互補而非競爭。
誰受影響最大，誰影響有限？
對三星、SK海力士、美光而言，衝擊有限——HBM仍是三家的主要增長引擎。
受波及更大的是在CXL交換基礎設施上有敞口的供應商，比如Marvell，相關部署周期可能後移數個季度。
這意味著→ CXL 3.1商業化的真正卡點，從頭到尾都是PCIe 6.0伺服器平台的整體就緒時間，不是記憶體模組的技術準備度。
Content is for reference only, not financial advice.