三星披露HBM三階段路線圖，終極形態將DRAM直接堆疊於計算晶片
Nashnova编辑部
三星在Hot Chips大會上公布HBM三階段演進路線，終極形態zHBM將DRAM直接疊在GPU之上、取消中介層，宣稱功耗降70%、頻寬提升230%——這意味著記憶體與算力晶片之間的物理邊界正被重新定義。
三星為甚麼要把記憶體「搬到」晶片頭頂？
當前AI晶片普遍採用2.5D封裝（GPU和記憶體並排放在一塊「墊板」上，靠橫向走線傳數據）——距離長、功耗高、佔地大。
三星的終極方案zHBM把DRAM堆疊直接壓在GPU/TPU之上，形成真正的3D垂直集成，徹底去掉中介層（interposer，那塊昂貴的矽「墊板」）。
這意味著→ 數據從記憶體到計算核心的距離壓縮到微米級，信號跑得更短、耗電更少、騰出的面積還能塞更多算力。
第一階段做了甚麼——先把記憶體「瘦身」？
核心動作：用更先進的製程（D1c + 4納米邏輯工藝）重做HBM的基礎晶片（B-die），令它佔的面積更小、功耗更低。
關鍵一招：把原本裝在GPU裡的記憶體控制器搬到HBM側，預計為GPU釋放5%–10%面積，對應10%–20%性能提升。
簡單來說＝ 記憶體自己管自己，不再佔用GPU的「地皮」和「腦力」，GPU就能專心算。
面積縮小帶來散熱壓力，三星用Heat Path Block（HPB）技術應對，峰值溫度可降35%以上。
第二階段——記憶體開始「兼職」算活？
AI大模型的上下文窗口愈來愈長，KV快取（模型推理時暫存中間結果的空間）需求呈指數級膨脹，單靠HBM容量不夠。
三星計劃在B-die空餘面積上加裝記憶體擴展控制器，外接LPDDR或額外HBM來擴容。
更激進的一步：在B-die上集成部分計算單元，讓記憶體自己做一部分運算——這個形態叫AHBM（進階高頻寬記憶體）。
這意味著→ 數據不用全部搬到GPU再算，一部分在記憶體側就地處理，省頻寬、省功耗、降溫度。
第三階段zHBM——指標到底有多誇張？
三星給出的zHBM關鍵數字：I/O功耗目標約0.5 pJ/bit、頻寬提升超2.3倍、系統熱餘量達100W。
演示方案是四棧zHBM疊在一顆計算晶片之上，透過去掉SerDes（高速串行收發模組）等冗餘環節來壓低功耗。
簡單來說＝ 相比現行方案，同樣的電力預算下能餵給GPU兩倍多的數據，同時還多出100瓦的散熱餘量讓GPU跑得更快。
落地靠甚麼——兩項封裝技術是關鍵？
三星正在研發WoW（晶圓對晶圓鍵合）和HCB（混合立方鍵合）兩項封裝技術，目標是實現超高I/O密度。
這反映出 zHBM不只是設計理念的突破，封裝工藝的良率才是決定量產時間表的真正瓶頸。
三星總結稱：「通過掌握先進封裝與統一SoC-DRAM協同設計，我們將突破制約AI系統的功耗、面積與容量瓶頸。」
對行業意味著甚麼——記憶體和算力的邊界在消失？
從「並排放」到「疊上去」，HBM的演進方向指向記憶體與計算晶片的深度融合，而非簡單的頻寬堆疊。
這意味著→ 未來AI晶片的競爭不再只看GPU算力，誰能把記憶體和計算做成一體、誰的封裝良率先達標，誰就佔先手。
路線圖夠激進，但WoW與HCB的良率、zHBM的熱管理能否在量產中兌現，仍是最大的未知數。
Content is for reference only, not financial advice.