SanDisk新專利曝光：處理器、快閃記憶體和HBM整合進一顆晶片
Miles Bennett
閃迪公開一項美國專利，擬將多核處理器直接堆疊在 NAND 閃存瓦片之上，並在同一中介層集成 HBM 記憶體，試圖同時解決 AI 算力的容量瓶頸與速度瓶頸。
這項專利到底想做甚麼？
核心思路：把 GPU 或 AI 加速器直接放在一塊 CBA 存儲瓦片（CMOS 與 NAND 閃存陣列鍵合而成的一體結構）上方，再把 HBM 記憶體堆疊固定在旁邊，三者共用同一塊中介層（interposer，一種讓不同晶片互聯的「橋接板」）。
這意味著→ 運算晶片與存儲晶片之間的物理距離被大幅壓縮，數據搬運路徑更短、功耗更低。
簡單來說＝ 以前數據要「跑很遠」才到達處理器，現在閃迪想讓存儲直接「貼」在處理器腳下。
專利編號 US 12,430,274 B2，由美國專利商標局（USPTO）文件披露，科技媒體 Wccftech 率先報道。
為甚麼 HBM 不夠用了？
當前主流 HBM（高頻寬記憶體，一種用矽通孔垂直堆疊的 DRAM）單堆疊容量通常為 32–64GB，速度極快但容量有限。
這意味著→ 當 AI 模型參數規模愈來愈大，HBM 的容量天花板會率先成為瓶頸——不是不夠快，而是裝不下。
閃迪此前已提出 HBF（高頻寬閃存）架構，借鑑 HBM 思路，用矽通孔（TSV，貫穿矽片的垂直通道）堆疊多層 NAND 閃存，目標容量可達數 TB 級別，約為 HBM 的 8–16 倍，頻寬接近、成本相近。
但 NAND 的物理特性決定了它的存取速度仍遜於 DRAM，這正是新專利要繼續攻克的問題。
新專利比 HBF 多走了哪一步？
HBF 解決的是「容量不夠」——用閃存替代部分 DRAM，把存儲池做大。
新專利在此基礎上解決「離得太遠」——透過 3D 堆疊，讓 NAND 閃存瓦片直接位於運算晶片下方，而非隔著主板遠程連接。
在這套架構裡，HBM 負責即時高速讀寫（類似「工作枱上的便箋」），NAND 閃存層承接大規模數據存儲和讀寫密集型任務（類似「伸手就夠到的檔案櫃」）。
這反映出閃迪的技術路線正在從「做更大的存儲」演進為「讓存儲參與運算層級的分工」。
閃迪的產品化時間表走到哪了？
閃迪計劃 2026 年下半年交付首批 HBF 樣品，2027 年初推出首批搭載 HBF 的 AI 推理設備樣品。
公司已與 SK 海力士簽署合作，並在開放計算項目（OCP）框架下推進 HBF 規範制定。
這意味著→ HBF 已進入工程落地階段，而本次專利描述的「處理器+閃存+HBM 一體化」架構，屬於更前沿的技術儲備，距產品化還有距離。
行業大環境在推甚麼方向？
三星與 SK 海力士此前警告，AI 驅動的記憶體供應緊張可能持續至 2027 年甚至更久。
這意味著→「記憶體牆」問題（處理器速度夠快但數據餵不上來）正在成為 AI 算力擴張的核心卡點，而非邊緣問題。
閃迪的專利意圖，是將 NAND 從傳統的「冷存儲」角色，推向更貼近算力核心的記憶體層級——這是一條與三星、SK 海力士的 HBM 擴產互補而非替代的路徑。
專利離產品還有多遠？
專利公開不等同於產品化路線圖——從紙面設計到量產，還要過工程實現、行業標準推進和下游客戶採用三道關。
簡單來說＝ 這更像是閃迪在「圈地」，先把技術方向鎖定，能不能做出來、甚麼時候做出來是另一回事。
對投資者而言，關鍵觀察窗口是 2026 下半年 HBF 樣品交付——那才是驗證閃迪「存儲貼近運算」路線是否可行的第一個硬節點。
Content is for reference only, not financial advice.