SemiAnalysis：中芯7nm與長鑫記憶體現身華為麒麟9030
Taylor Wilson
晶片分析機構SemiAnalysis拆解華為麒麟9030，發現中芯國際第三代7nm級工藝與長鑫存儲LPDDR5X首次同時出現在一顆旗艦晶片中——國產先進邏輯製造與移動記憶體的協同亮相，標誌着國產半導體供應鏈向高端手機的實質性滲透。
中芯N+3的密度究竟到了甚麼水平？
拆解實測，中芯N+3最小金屬間距（M0 pitch）達32.5nm，低於英特爾18A產品中的36nm。
晶體管密度約1.134億個/mm²，略高於台積電N6的約1.077億個/mm²；標準單元高度約228nm，比上代N+2縮小約9.5%。
這意味著→ 麒麟9030部分CPU核心面積縮小約20%，在接近相同的晶片面積內，塞進了更多CPU、GPU、NPU核心和快取。
簡單來說＝ 中芯用的不是最先進的光刻機，但刻出來的電路密度，已追到台積電上一代主力工藝的水平線附近。
沒有EUV，中芯靠甚麼把密度推上去？
為實現32.5nm間距，中芯採用了SAQP（自對準四重圖形化，即同一層電路要用DUV光刻機反覆曝光四次才能刻出來），部分上層金屬用SADP（兩次曝光）。
簡單來說＝ 台積電有EUV，一次曝光就能刻到位；中芯沒有，就把同一道工序重複多次來逼近同樣的精度——代價是掩模數量、對準難度和成本全部翻倍上升。
這反映出一條清晰的路線：中芯透過更激進的DUV多重圖形化 + DTCO（設計與工藝協同優化）+ 緊湊標準單元設計，硬把密度推到了接近台積電N6的區間。
但這條路線不能在成本、性能和能效上完全複製EUV路線——它證明的是出口管制沒有令中國先進邏輯工藝停滯，而不是差距已經消失。
長鑫存儲怎麼出現在旗艦手機裡的？
12GB版麒麟9030 Pro使用三星LPDDR5X；但16GB Pro Max樣品中同時出現了三星與長鑫存儲兩種記憶體封裝。
長鑫封裝型號為CXDD7JEDM，封裝時間2025年第45週，內部為兩組四層堆疊共八顆DRAM Die。
X射線CT掃描推算，Die尺寸與長鑫G4工藝約0.3Gb/mm²的存儲密度相符，大致對應國際廠商1z級別DRAM工藝。
這意味著→ 長鑫能和三星在同一機型中並行供貨，說明其容量、功耗、穩定性、良率和供應鏈認證已跨過關鍵門檻——進入旗艦手機，比單純宣佈產品更能說明問題。
一項拆解指標領先，能說明整體工藝領先嗎？
不能。 M0間距只是眾多維度之一；晶體管結構、完整互連堆疊、佈線能力、金屬與通孔電阻、設計規則、掩模數量、良率及最終性能能效，都是判斷工藝水平的必要維度。
中芯N+3與長鑫G4和全球最先進水平之間仍存在明顯差距，這一點不會因為單項指標的亮眼而改變。
這反映出真正值得追蹤的問題不是某個參數是否追平，而是國產半導體能否在「穩定製造 → 進入高端產品 → 形成規模化供應」這條路徑上持續兌現。
Content is for reference only, not financial advice.