SEMICON 2026：先進封裝向3D整合演進，CPO測試成量產瓶頸
nashnova research
花旗、野村、瑞銀在SEMICON Taiwan 2026上共同確認：AI晶片的產能瓶頸正從前端製造向封裝、光互連和測試環節後移，CPO測試的取捨難題可能決定下一輪量產節奏。
三家機構同時調研，看到了甚麼共同趨勢？
AI晶片擴產的關鍵矛盾正在從造晶片本身，轉向把晶片封裝、連接、測好。
這意味著→ 產業鏈的「卡脖子」環節後移了——前端晶圓產能不再是唯一瓶頸，封裝、光互連、測試都在排隊等擴產。
三家側重不同：瑞銀盯台積電封裝路線圖，花旗拆解CPO製造工藝，野村聚焦測試設備——但結論指向同一個方向。
台積電的封裝路線走到哪一步了？
台積電5.5倍光罩CoWoS（一種把多顆晶片拼在一起的先進封裝技術）已量產，良率超過98%。
瑞銀上調台積電2027年底CoWoS月產能預測至26萬片；2028年將擴展至14倍光罩，並支持20層HBM堆疊（HBM是AI晶片旁邊的高速記憶體塔）。
簡單來說＝ 封裝面積愈做愈大、記憶體疊得愈來愈高，就是為了讓一顆AI晶片一次能「吃進」更多數據。
台積電對2027年下半年擴產節奏趨於審慎，部分工序可能外包給日月光(ASE)，先進封裝產能正向OSAT廠商（專業封測代工廠）外溢。
面板級封裝和光互連，為甚麼現在被提起？
台積電CoPoS面板級封裝（把封裝基板從晶圓尺寸放大到310×310mm²面板）計劃2027年中選定工藝和設備，2028年量產，瑞銀稱設備商信心正在增強。
光互連方面，台積電展示COUPE路線圖：2026年實現200G/通道，2030年目標400G/通道。
這反映出一個根本矛盾：AI算力需求每兩年增長約3倍，但晶片間I/O頻寬增速僅約1.4倍——銅線跑不動了，只能換光。
CPO製造到底難在哪裡？
CPO（共封裝光學引擎，把光通信模組直接裝進晶片封裝裡）需要集成EIC（電晶片）、PIC（光晶片）、透鏡、光纖等多個部件。
花旗指出，主動耦合（讓光信號對準光纖的過程）需要實時光功率反饋和多軸精密定位，要量產就必須大幅提升對準速度和自動化水平。
簡單來說＝ 把電信號轉成光信號、再精確對準一根頭髮絲粗幼的光纖——實驗室做得到，工廠要大批量做到又快又準，這就是難點。
「Insertion 2」之爭——測還是不測？
野村關注的焦點是Insertion 2：EIC與PIC完成晶圓鍵合後、封裝前的中間測試環節。
當前這一步測試吞吐量偏低，產業鏈已開始討論能否跳過。野村認為取消能縮短周期，但部分缺陷只有在這一步才能被發現，跳過意味著後續出了問題更難追責。
瑞銀預計行業可能逐步簡化Insertion 2，同時加重對Insertion 3（單顆光學引擎成品測試）的依賴。
測試效率與覆蓋率的取捨，誰的議價權最大？
致茂電子在展會上提出CPO測試可能向「shift-to-middle」轉變：對高密度交換機封裝而言，任何一顆光學引擎有缺陷，整塊CoWoS級封裝都可能報廢。
這意味著→ Insertion 3的100%已知良品驗證可能成為量產的硬性前提——不是「測不測」的問題，而是「不測就不敢封」。
測試效率與覆蓋率之間的取捨，將直接決定測試設備廠商的議價空間；部分設備交期已拉長至約兩年，這反映出下游需求已在搶跑。
市场有风险，内容仅供研究参考，不构成投资建议。