SK海力士推進下一代3D DRAM邏輯層分離架構
nashnova research
SK海力士正開發一種將存儲單元與控制電路分開製造的下一代3D DRAM架構，這意味著兩個部分各用最合適的工藝，有望同時提升密度、降低功耗。
甚麼是「邏輯層分離」？為甚麼重要？
傳統DRAM裡，存儲單元（負責存數據的部分）和外圍電路（負責讀寫控制的「大腦」）用同一套工藝做在同一塊晶圓上。
問題在於：存數據和做控制對工藝的要求完全不同——一個要密度，一個要速度。同一套工藝，兩頭都要妥協。
這意味著→ SK海力士的思路是將兩者拆開，存儲層用最適合高密度的工藝，邏輯層用最適合高性能的製程，各走最優路線。
簡單來說＝ 以前是一個廚房又做中餐又做西餐，現在拆成兩個廚房，各做各的拿手菜。
實際能帶來甚麼好處？
分離製程最直接的好處：密度可以更高、功耗可以更低、性能可以更強——三項此前互相牽制的指標，有了獨立優化的空間。
這反映出 DRAM行業正走一條與先進邏輯晶片類似的路：用封裝和架構創新來突破單一工藝的天花板。
簡單來說＝ 不再只靠「把電路刻得更細」這一條路前進，而是換一種砌積木的方式來提升整體表現。
現在到了甚麼階段？還有甚麼不確定？
據DIGITIMES報道，SK海力士正在深入推進該架構的邏輯設計工作，但詳細技術參數和量產時間表尚未公開。
這意味著→ 方向已經明確，但離量產驗證仍有距離——能否做出來、何時量產，是下一步的關鍵看點。
誰先將分離架構推向量產，誰就在下一代DRAM競爭中佔據主動，這將是衡量SK海力士技術路線競爭力的核心節點。
市场有风险，内容仅供研究参考，不构成投资建议。