台積電CoWoS產能接近AI需求，良率超98%
0xBroomberg
台積電先進封裝副總裁何軍透露，CoWoS產能經連年翻倍後已接近滿足AI客戶需求，量產良率穩定超過98%。這意味著→ 先進封裝正從「產能瓶頸」轉向「技術深水區」——未來競爭焦點將從「能不能做出來」變成「能不能在愈趨複雜的結構上維持近乎完美的良率」。
產能追了這麼多年，到底追上沒有？
何軍在8月11日台北OCP亞太峰會上表示，CoWoS產能過去數年每年約翻倍，目前「非常接近」滿足客戶需求，但還差一點。
量產良率已穩定超過98%，部分產品達到99%。
這意味著→ 產能不再是最大瓶頸，但「接近」與「滿足」之間的缺口，仍意味著AI晶片客戶拿不到全部想要的封裝產能。
良率98%聽起來很高，為什麼台積電還這麼緊張？
何軍明確表示，98%以上的良率是引入任何新3DIC技術的前提條件，不是量產之後才追求的目標。
簡單來說＝ 每顆CoWoS封裝的晶片愈來愈貴、結構愈來愈複雜，每多加一層特性，失敗概率就成倍放大——良率不夠高，新技術根本不敢上線。
在數據中心大規模並行場景下，整體故障率要可控，單個封裝組件的質量標準須超過汽車級。這反映出先進封裝的質量門檻已不是「晶片級」思維，而是「系統級」思維。
封裝裡的「互連器」正在發生什麼變化？
互連器（連接晶片與晶片之間的通道）過去只是被動地「接線」，現在開始吸納主動功能——橋接器、集成穩壓器、電容，以及愈來愈多的矽光子元件（用光而非電來傳信號的器件）。
何軍指出，電子信號擅長計算，但在信號傳輸上，光子的能效遠優於電子，這是AI系統的演進方向。
這意味著→ 封裝不再只是「把晶片裝在一起」，而是變成一個有源系統——互連器本身也在做事，不只是搭橋。
小晶片拆分到底解決了什麼問題？
驅動架構演進的力量有兩股：一是經濟性，小晶片（chiplet，把一顆大晶片拆成多顆小晶片分別製造）突破了光罩尺寸限制，將模擬內容與計算模組分離，降低了遷移至最新製程的成本。
二是性能，何軍稱之為3DIC對系統社區的「隱藏珍寶」——多晶片封裝允許對裸片（die，從晶圓上切下來的單顆晶片）進行配對匹配，壓縮器件性能的天然離散性，提升一致性，並讓原本可能報廢的裸片得以回收利用。
簡單來說＝ 就像買雞蛋按大小分級——把性能接近的晶片配在一起，整體表現更穩定，還能「救活」一些本來要扔掉的晶片。
未來幾年的規模路線圖長什麼樣？
台積電目前已在5.5倍光罩尺寸上實現量產，計劃到2029年達到14倍光罩尺寸，期間每年推出一代新CoWoS。
在3D方向，SoIC混合鍵合（一種令晶片直接面對面貼合的工藝）互連密度超過傳統堆疊的50倍，功耗效率提升5倍；6微米鍵合間距已於去年量產，4.5微米間距計劃於2029年量產。
這意味著→ 封裝面積和3D堆疊密度同時在快速推進，而每一步都必須維持98%以上良率——這是台積電先進封裝護城河的真正考驗。
台積電的護城河到底有多深？
何軍用一個比喻描述裸片配對業務：「我每天運營十座先進封裝工廠，有時覺得自己在運營全球最大的相親服務——客戶給我算法，幫每顆裸片找到靈魂伴侶，我負責配對、交付、提升系統性能。」
這反映出先進封裝的壁壘不只是設備和工藝，還包括大規模製造網絡中的數據匹配能力。
台積電能否在每年一代的迭代節奏下、在愈來愈大的封裝面積上持續維持近乎完美的良率，將是衡量這條護城河深度的關鍵驗證。
Content is for reference only, not financial advice.