台積電聯手ASML和Imec推進2D晶片量產
Taylor Wilson
台積電與ASML、Imec正在台灣南部聯合開發二維半導體製造設備，目標五年內量產——若成功，摩爾定律可再延伸四代，台灣將成為全球首個用2D材料生產先進晶片的地區。
2D材料是甚麼，為何現在要換？
傳統矽晶片的晶體管已經小到接近物理極限，再縮小就會漏電——電流不走正路，從旁邊「隧穿」過去。
2D材料（二維材料）是一類只有一個原子厚的材料，例如二硫化鉬（MoS₂）、二硒化鎢（WSe₂）。簡單來說＝把晶體管的「通道」從一塊矽換成一張原子級薄膜，電子被約束在這層薄膜裡，跑得更規矩、漏得更少。
這意味著→如果矽通道被2D材料取代，摩爾定律理論上還能再走四代，晶片性能提升的跑道遠未到頭。
三巨頭在台灣南部做甚麼？
台積電、ASML與Imec（比利時半導體研究機構）正聯合開發2D材料的製造設備，地點在台灣南部。
據清華大學兼任教授林育威介紹，相關技術預計兩三年內取得實質進展，台積電有望五年內在台灣實現量產。
這意味著→這不是實驗室論文階段，而是三家頂級機構已經在為「怎樣用機器大規模生產」做準備——方向已定，剩下的是工程落地。
量產最難的關卡在哪？
大面積均勻性：原子級薄膜要鋪滿整片晶圓，表面必須極度平整；任何微小的摺皺或缺陷都會令晶體管性能參差不齊。
接觸電阻與功耗：材料太薄，電流進出的「接口」會產生額外阻力，拖慢開關速度、浪費能量。
周邊干擾：封裝時的熱效應、相鄰材料帶來的機械應力，都會影響電子傳輸。簡單來說＝材料本身很好，但要令它在真實工廠環境裡穩定運作，每一步都是難題。
最新研究突破說明了甚麼？
2026年5月25日，《自然·光子學》發表了東京大學教授董文森與中央研究院呂育榮的聯合成果：在矽上沉積一層WS₂或MoS₂薄膜，可約束電子運動、提升載流子傳輸精度，同時降低功耗。
這意味著→學術端正在攻克「怎樣令2D材料在矽上好用」的核心問題，為台積電的量產路線提供底層驗證。
這反映出從實驗室到工廠的接力正在加速——研究解決「能不能做到」，台積電解決「能不能大規模做」。
投資門檻和商業化關鍵是甚麼？
將矽替換為2D材料進行先進製造，所需投資至少70億美元。
台積電目前不僅推進器件開發，還同步佈局大面積高質量2D材料生長技術及其與現有矽產線的整合方案。
這意味著→最終的驗證節點只有一個：量產成本能否降到可商業化的水平。技術路線已經選定，能否跑通取決於成本曲線。
Content is for reference only, not financial advice.