台积电与ASML联手推进12英寸EUV光罩，2031年设定量产资格节点
nashnova research
台积电与ASML宣布将EUV光罩从6英寸升级至12英寸，计划2031年完成试产资格认证——这是光罩领域数十年来最大的规格变更，将重塑整条光罩供应链的研发与资本支出节奏。
为什么现在非换大光罩不可？
现有High NA EUV（高数值孔径极紫外光刻，精度更高但曝光面积缩小的下一代光刻技术）采用0.55数值孔径非对称投影，曝光场从"全场"缩到"半场"。
这意味着→ AI加速器、高性能计算等大面积芯片已逼近光罩场极限，一颗芯片要用两张光罩、两次曝光再在晶圆上拼接，既慢又容易出错。
用大白话说＝ 原来一张照片能拍完的东西，现在得分两张拍再拼起来——拼缝处对不齐就是废品。升级到12英寸光罩就是把"底片"放大，一张拍完，不用拼。
台积电给出的时间表长什么样？
路线图分三步：2030年把High NA EUV引入先进制程量产；2031年建成12英寸光罩试产线并完成生态系统资格认证；2033年实现12英寸光罩High NA EUV系统全面就绪。
这意味着→ 2031年是整条供应链的"交卷日"——设备商和材料商必须在此之前拿出合格产品，否则后续量产节点会连锁推迟。
这反映出 台积电不只是在定自己的节奏，而是在替整个行业画deadline：把模糊的"未来某天"变成一个所有人必须对齐的硬日期。
三星和英特尔为什么也跟进？
三星电子与英特尔同样支持12英寸光罩方案，三家先进制程晶圆厂与ASML形成共同背书。
这意味着→ 潜在市场从"一家的需求"扩大到三大客户共同采购，设备与材料供应商的投资回报预期更明确，更愿意砸钱研发。
用大白话说＝ 一家人点菜可能不够开一条生产线，三家一起点，供应商才敢投钱建灶。
供应链到底要改什么？
光刻机端：ASML须重新设计光罩台、静电吸盘和机械手接口，以适配更大、更重的12英寸光罩。
材料端：基板与光罩坯料供应商须在更大面积上维持原子级平整度与极低粗糙度，同时控制静电夹持和高功率曝光中的重力弯曲与热变形；无缺陷多层膜（在光罩表面一层层镀上纳米级反射膜，任何一层有缺陷芯片就报废）的溅射沉积难度也随面积增大而上升。
工厂端：电子束写入机要扩展行程，检测系统要能扫描更大面积，搬运系统的夹具和载具全部要重做——现有设备都是围绕6英寸设计的，几乎没有什么能直接沿用。
2031年这个节点，真正的悬念是什么？
据DIGITIMES Intelligence分析，联合公告的核心目的是协调整条供应链的研发节奏：光刻机、光罩、检测设备必须在兼容的时间轴上同步达到量产成熟度。
这意味着→ 任何一个环节掉队，12英寸光罩的制造优势就无法兑现——这不是单点技术突破的问题，而是一场多方同步的工程接力。
这反映出 半导体产业的竞争已经不只是"谁先做出芯片"，而是"谁能先把整条供应链拉齐"——台积电选择用一个公开的硬日期来倒逼这件事发生。
市场有风险，内容仅供研究参考，不构成投资建议。