伯恩斯坦：华为"韬定律"是中国半导体"DeepSeek时刻"

华为在5月25日的ISCAS 2026大会上提出"韬定律"，核心主张是用压缩信号延迟的时间标度路径，替代传统依赖缩小晶体管尺寸的几何标度，作为后摩尔时代的新演进框架。伯恩斯坦随即发布研报，认为这一突破堪比此前DeepSeek对AI产业链的催化意义，重申中国半导体板块"跑赢大市"评级。

消息公布后A股半导体板块强势反应，科创50指数当日收涨5.9%。伯恩斯坦指出，韬定律证明中国在出口管制环境下依然能实现重要技术进步，并为绕开EUV光刻实现芯片性能持续迭代提供了系统性方案。

LogicFolding：从芯片堆叠走向单元堆叠

韬定律的技术支柱之一是华为自研的LogicFolding方案。该技术表面上与台积电SoIC相似，均采用芯片垂直堆叠架构，但华为实现了低于2微米的混合键合间距，使逻辑电路能够在单元级别而非传统的芯片级别进行堆叠，从而直接压缩相邻晶体管之间的信号传输延迟。

这一路径同时带来了密度和频率的双重提升。根据华为路线图，同样面积的芯片上能容纳的晶体管数量将从2025年的约1.55亿个每平方毫米，提升至2026年的约2.38亿个，大致追平台积电3纳米节点的密度水平。到2031年目标翻倍至4亿个以上，对标台积电最先进制程的密度。

伯恩斯坦提醒，2026年的密度数据可能基于两颗芯片的叠加计算，与台积电单芯片指标并非同口径对比。

系统级优化：目标五年算力提升125倍

韬定律的另一个关键维度是系统层面的延迟压缩。华为提出通过近封装光学互连技术Hi-ONE和统一总线网络架构，将集群通信延迟从数十微秒级别压缩至约100纳秒，实现约500倍的缩减。

基于芯片与系统两个层面的协同改进，华为设定了2030年前超级计算Pod总算力提升125倍的目标，对应年均约3.3倍的复合增长率。

现实约束：差距仍在

伯恩斯坦对韬定律的评估并非一味乐观。研报指出三重制约：韬定律高度依赖3D先进封装的持续突破，而台积电在该领域仍有明显领先；多芯片堆叠带来的功耗密度与散热问题需要电源传输创新来解决；良率和成本能否支撑规模量产也是未知数。

分析师认为，华为推出的技术方向全球竞争对手同样可以跟进，而华为短期内仍无法获得EUV设备，因此中国半导体在绝对水平上仍将落后。但这些创新有望支撑持续改进，逐步收窄与领先者的距离。

产业链催化：代工、设备、AI芯片全线受益

伯恩斯坦将韬定律的产业影响类比DeepSeek之于AI，后者推动了中国AI全栈本土化投资，前者则有望激发半导体全产业链的国产替代信心。研报最看好中芯国际、北方华创和拓荆科技三个方向，分别对应先进逻辑芯片代工、制造设备和封装键合设备环节。

此外，华虹半导体、中微公司、寒武纪和海光信息也均获评"跑赢大市"。但伯恩斯坦提示，AI芯片设计公司虽受益于更清晰的性能提升路径，同时也面临华为的直接竞争，上行空间相对有限。