中国3D DRAM从实验室走向晶圆厂，量产仍面临设备瓶颈

nashnova research

今天发布阅读约 4 分钟

中国多家机构正将3D DRAM从论文推向晶圆验证，试图用垂直堆叠绕开EUV光刻封锁，但量产所需的刻蚀与沉积设备能力尚未得到公开验证，距全球2030年量产窗口仍有明显差距。

为什么中国要押注3D DRAM？

三星和SK海力士计划2028年前后在DRAM产线引入高数值孔径EUV光刻，而中国厂商完全拿不到EUV设备，受出口管制限制也无法采购生产18纳米半节距及以下DRAM的工具。

3D DRAM（把存储单元一层一层往上叠，而不是在平面上越刻越细）把密度提升的压力从光刻转向沉积与刻蚀。这意味着→ 即使没有最先进的光刻机，只要刻蚀和沉积设备跟上，理论上也能继续提升容量。

用大白话说＝别人靠"刻得更细"来提升芯片密度，中国被迫走"叠得更高"这条路。

长鑫存储（CXMT）已是全球第四大DRAM厂商。据Counterpoint Research数据，2026年Q2其全球DRAM收入份额达10%，一年前仅4%，上一季度8%。

同期三星39%、SK海力士26%、美光25%——前三家合计占九成，长鑫是唯一能看到份额曲线向上的追赶者。

这反映出长鑫在成熟制程DRAM上的产能扩张已见实效，但3D DRAM属于下一代技术，目前仍处于研发验证阶段，与现有收入增长是两件事。

路线一：1T1C + IGZO——长鑫存储与北京超弦存储器研究院（SAMT）合作，用IGZO（铟镓锌氧化物，一种漏电极低的半导体材料）做存取晶体管，横向多层堆叠，已完成12英寸晶圆验证，成果发表在2025年IEDM。

路线二：2T0C——中科院微电子所与SAMT主导，用两个晶体管替代传统电容完成存储，彻底去掉电容。2026年6月在VLSI 2026上展示了四层堆叠的3D 2T0C DRAM。

IGZO在两条路径中都是关键材料：漏电流极低，数据保持时间远超传统硅晶体管；且能在低温下加工，允许在已有电路上方继续往上叠。用大白话说＝这种材料既"记得住"又"受得了低温"，是往上叠层的基础。

层数越多，刻蚀深度、侧壁形状、薄膜均匀性、层间对准精度的控制难度成倍上升——这些环节全靠设备能力撑。

北方华创近期因3D DRAM刻蚀相关进展受到市场关注，据报道已在IEEE期刊发表涉及3D DRAM制造（含刻蚀工艺）的研究。但实际工艺条件、客户验证及量产进展均十分有限，公开信息不足以判断其成熟度。

这意味着→ 设备端从"能发论文"到"能上产线"之间，还有一段没有公开验证的距离。北方华创能否与晶圆厂形成协同，是量产能否落地的核心变量。

三星2024年IMW上披露16层3D DRAM计划，其垂直沟道晶体管（VCT）DRAM被定位为过渡方案，三星副总裁表示3D DRAM预计2030年前后商业化。

SK海力士路线图同样把3D DRAM量产放在2030年前后。2025年8月，比利时imec与根特大学也报告了相关材料研究进展。

用大白话说＝全球头部玩家都认为3D DRAM还要四五年才能量产——中国的研发节奏并不领先，核心观察点在于：能否靠自主的沉积和刻蚀设备突破，把这个时间表追平甚至提前。

市场有风险，内容仅供研究参考，不构成投资建议。