ECTC 2026：AI封装进入供电、HBM4E布线、散热与光互连四重瓶颈
0xBroomberg
英特尔、迈威尔科技和台积电在封装顶会ECTC 2026上披露四项接近商用的方案，AI加速器封装瓶颈已从产能不足演变为供电、布线、散热、光互连四个并行的物理工程难题。
英特尔EMIB-T解决了什么问题？
英特尔在封装中验证了36µm凸点间距的EMIB-T，比上一代45µm密度提升65%。这意味着→ 同样面积的桥接硅上能塞进更多连接点，芯片之间的数据通路更宽。
EMIB-T的"T"指硅通孔(TSV，穿透硅片的垂直导线)，核心用途是供电。英特尔称桥中TSV可将直流压降降低68-80%。用大白话说＝ 电从电源到芯片的路上损耗大幅减少，芯片拿到的电压更稳。
桥上还加入了MIM电容(金属-绝缘体-金属结构的储能元件)，电容密度500 nF/mm²，交流阻抗改善超过82%。这意味着→ 芯片瞬间切换时的供电波动被大幅平滑。
英特尔同时在测试25µm间距，但低于25µm后焊料体积极小，短路和良率风险显著上升——限制因素将从布线密度转向制造精度。
HBM4E的布线难题怎么解？
HBM4E(第四代高带宽内存的增强版，速度更快但布线更复杂)的信号路径长短不一，最长通道最容易出现串扰和信号衰减。英特尔采用差异化策略：把最长信号路径放在更干净的布线层上。
具体做法：在M9层，最长通道仅约28%穿过最拥挤的布线区域；在M3等较低层虽有84%穿过拥挤区，但这些通道本身更短，影响可控。用大白话说＝ 长线走宽路、短线挤窄路，避免最差路径拖累整体。
信号完整性模拟显示，在12 Gb/s下眼宽约67% UI，加均衡器后提升至约72.5%；即使速度推到16 Gb/s，眼宽仍保持在60%以上。这反映出 EMIB-T在高速下仍留有信号裕量。
迈威尔科技的"定制HBM"改变了什么？
标准HBM接口由JEDEC规范统一，好处是互通性强，代价是功耗、性能和面积都受限。迈威尔科技(Marvell)的方案是：保留DRAM核心裸片不变，用先进工艺定制基底裸片，把HBM控制器、监测功能和扩展接口集成进去。
这意味着→ 原本主机ASIC中专门给HBM留的PHY(物理层接口电路)和相关逻辑面积减少约60%——腾出来的硅面积可以放更多计算单元。
封装层面，定制接口将中介层通道长度从6.5mm缩至1.5mm，线路短了四倍多，同样的9层布线和2/2µm线宽就能跑出更高带宽。迈威尔科技示例用1024通道×32 Gb/s，达到4.1 TB/s带宽。
英伟达已宣布下一代Feynman将使用定制高带宽内存。据分析，当前Rubin GPU裸片面积约16%专用于HBM相关逻辑，定制方案可将这部分负担大幅卸载至HBM基底裸片。
散热为什么成了硬墙？
传统冷却方案在1-2升/分钟(LPM)流量下，带盖封装散热1.9-2.3 kW，无盖封装2.5-3.0 kW（40°C去离子水）。用大白话说＝ 现有冷却的天花板大约在3 kW左右。
两种方案在超过4 LPM后均会饱和——再加大水流量也带不走更多热。这意味着→ 对于下一代数千瓦级AI芯片，传统冷却已经不够用。
台积电与微软正探索微流体冷却：把冷却液直接引入硅片内部，从芯片发热点就地带走热量，而不是等热量传到封装表面再散。
光互连能解决什么？
迈威尔科技展示了光学多芯片互连桥(OMIB)，用光信号替代电信号连接封装内的多个裸片。这意味着→ 不再受限于封装边缘才能出光，同一桥接结构同时承担封装内裸片互连和外部光互连。
Lightmatter同样在ECTC上展示了封装内光互连方案，说明这一路径已有多家厂商同步推进。
三星提出了一种8层硅中介层方案，称可比估算需求减少20%的层数，其中75%的层用于信号布线，采用双信号/单接地交错排列屏蔽高速信号。
这些方案离量产还有多远？
英特尔EMIB-T正从2倍光罩硅扩展至4.5倍光罩封装验证，目标2026年底前完成认证。但展台样品存在明显翘曲，基板处理和套刻精度仍是一阶约束。
英特尔承认EMIB-T在多个维度仍落后台积电CoWoS平台——台积电已部署深沟槽电容，并在集成电压调节器和有源硅互连方面进展更快。
分析认为，混合键合(一种让两块芯片直接贴合的工艺)要实现低翘曲、无裂纹，需要铜、介电材料、平坦化、表面准备和退火的协同优化。2027年起材料和设备厂商的改进节奏，将是判断AI封装瓶颈能否系统性突破的关键验证节点。
Content is for reference only, not financial advice.