EMIB封装基板告急，英特尔让客户自掏腰包锁定上游产能

随着英特尔（Intel）旗下 18A 和 14A 先进工艺制程节点的推进，其一直被寄予厚望的先进封装业务——EMIB（嵌入式多芯片互连桥）正在全球算力紧缺的背景下获得客户的强力支持。

在最新举办的摩根大通全球技术大会（J.P. Morgan Global Technology Conference）上，英特尔首席执行官陈立步（Lip-Bu Tan）透露，由于ABF载板及高性能基板供应极度结构性紧俏，来自中国台湾的4家供应商和日本的2家供应商已明确提出“必须预先承诺”才可锁定产能。

面对这一卡脖子瓶颈，英特尔直接采取了“让客户众筹”的激进商业模式。陈立步表示，英特尔已要求计划采用 EMIB-T 封装的头部客户直接参与对上游基板厂的预付款锁定，而客户的响应速度极其积极。

良率跃升至90%：谷歌、Meta自研芯片2027年起重仓转投

长期以来，台积电的 CoWoS 封装垄断了全球顶级 AI 芯片（如英伟达 Hopper/Blackwell 架构）的代工市场。虽然目前台积电的 CoWoS 良率已高达 98%，但自 2023 年以来其产能一直处于结构性极度紧缺状态，这让行业巨头迫切需要寻找替代方案。

根据行业权威调研机构 TrendForce 及分析师 Jeff Pu 的最新摸底：

1. 良率突破： 英伟达与台积电紧密绑定的同时，英特尔的 EMIB 封装良率已悄然大幅飙升至 90%，具备了大规模商业化的成熟度；

2. 锁单大客户： 科技巨头正在用订单投票。谷歌计划于 2027 年下半年推出的下一代 AI 算力芯片 TPU v8e，以及 Meta 计划于 2028 年下半年推出的自研重磅 CPU，均已明确将采用英特尔的 EMIB 封装。

TrendForce 分析指出，得益于英特尔不断扩大的美国本土制造版图，EMIB 做出了与台积电 CoWoS 完全不同的差异化架构路线。

与 CoWoS-S/L 需要依赖昂贵且面临面积上限的“大型中介层”不同，EMIB 巧妙利用了嵌入式硅桥，从而消除了对大面积中介层的依赖。这种设计不仅提升了晶圆综合良率、大幅降低了芯片翘曲的风险，还显著增强了先进服务器的长期可靠性。

此外，在追求更大晶片面积的光罩缩放倍率上，EMIB 表现出了压倒性的物理优势：

• 台积电 CoWoS： 目前 CoWoS-S 的缩放倍率约为 3.3 倍，CoWoS-L 约为 3.5 倍。

• 英特尔 EMIB： 其 EMIB-M 架构已经达到了 6 倍，并预计在 2026 至 2027 年期间进一步扩展至惊人的 8 到 12 倍，这意味着英特尔未来能在一块封装内塞入体积远超台积电上限的超级计算巨兽。

英特尔已公开的EMIB基板合作伙伴包括日本的Ibiden、新光电气，台湾的欣兴电子，以及奥地利的AT&S。其中欣兴电子计划在2026年下半年将客户结构从CoWoS相关业务向更广泛领域拓展，此类新业务预计将占其总营收的一半以上。

Ibiden则预计2026财年销售额同比增长约20%，并已批准追加约2800亿日元投资用于扩产，作为其2026至2028财年合计5000亿日元资本支出计划的一部分，大规模量产将于2027财年分阶段启动。