闪迪新专利曝光：处理器、闪存和HBM集成进一颗芯片
Miles Bennett
闪迪公开一项美国专利，拟将多核处理器直接堆叠在 NAND 闪存瓦片之上，并在同一中介层集成 HBM 内存，试图同时解决 AI 算力的容量瓶颈与速度瓶颈。
这项专利到底想做什么？
核心思路：把GPU 或 AI 加速器直接放在一块 CBA 存储瓦片（CMOS 与 NAND 闪存阵列键合而成的一体结构）上方，再把 HBM 内存堆栈固定在旁边，三者共用同一块中介层（interposer，一种让不同芯片互联的"桥接板"）。
这意味着→ 计算芯片和存储芯片之间的物理距离被大幅压缩，数据传输的路径更短、功耗更低。
用大白话说＝ 以前数据要"跑很远"才能到达处理器，现在闪迪想让存储直接"贴"在处理器脚下。
专利编号 US 12,430,274 B2，由美国专利商标局（USPTO）文件披露，科技媒体 Wccftech 率先报道。
为什么 HBM 不够用了？
当前主流 HBM（高带宽内存，一种用硅通孔垂直堆叠的 DRAM）单堆栈容量通常为 32–64GB，速度极快但容量有限。
这意味着→ 当 AI 模型参数规模越来越大，HBM 的容量天花板会率先成为瓶颈——不是不够快，而是装不下。
闪迪此前已提出 HBF（高带宽闪存）架构，借鉴 HBM 思路，用硅通孔（TSV，贯穿硅片的垂直通道）堆叠多层 NAND 闪存，目标容量可达数 TB 级别，约为 HBM 的 8–16 倍，带宽接近、成本相近。
但 NAND 的物理特性决定了它的访问速度仍逊于 DRAM，这正是这项新专利要继续攻克的问题。
新专利比 HBF 多走了哪一步？
HBF 解决的是"容量不够"——用闪存替代部分 DRAM，把存储池做大。
新专利在此基础上解决"离得太远"——通过 3D 堆叠，让 NAND 闪存瓦片直接位于计算芯片下方，而不是隔着主板远程连接。
在这套架构里，HBM 负责即时高速读写（类似"工作台上的便签"），NAND 闪存层承接大规模数据存储和读写密集型任务（类似"伸手就够到的档案柜"）。
这反映出闪迪的技术路线正在从"做更大的存储"演进为"让存储参与计算层级的分工"。
闪迪的产品化时间表走到哪了？
闪迪计划 2026 年下半年交付首批 HBF 样品，2027 年初推出首批搭载 HBF 的 AI 推理设备样品。
公司已与 SK 海力士签署合作，并在开放计算项目（OCP）框架下推进 HBF 规范制定。
这意味着→ HBF 已进入工程落地阶段，而本次专利描述的"处理器+闪存+HBM 一体化"架构，属于更前沿的技术储备，距产品化还有距离。
行业大环境在推什么方向？
三星与 SK 海力士此前警告，AI 驱动的内存供应紧张可能持续至 2027 年甚至更久。
这意味着→ "内存墙"问题（处理器速度够快但数据喂不上来）正在成为 AI 算力扩张的核心卡点，而非边缘问题。
闪迪的专利意图，是将 NAND 从传统的"冷存储"角色，推向更贴近算力核心的内存层级——这是一条与三星、SK 海力士的 HBM 扩产互补而非替代的路径。
专利离产品还有多远？
专利公开不等同于产品化路线图——从纸面设计到量产，还要过工程实现、行业标准推进和下游客户采用三道关。
用大白话说＝ 这更像是闪迪在"圈地"，先把技术方向锁定，能不能做出来、什么时候做出来是另一回事。
对投资者而言，关键观察窗口是 2026 下半年 HBF 样品交付——那才是验证闪迪"存储贴近计算"路线是否可行的第一个硬节点。
Content is for reference only, not financial advice.