SemiAnalysis：中芯7nm与长鑫内存现身华为麒麟9030
Taylor Wilson
半导体研究机构SemiAnalysis拆解华为麒麟9030，发现中芯国际第三代7nm级工艺与长鑫存储LPDDR5X首次同时出现在一颗旗舰芯片中——国产先进逻辑制造与移动内存的协同亮相，标志着国产半导体供应链向高端手机的实质性渗透。
中芯N+3的密度到底达到了什么水平？
拆解实测，中芯N+3最小金属间距（M0 pitch）达32.5nm，低于英特尔18A产品中的36nm。
晶体管密度约1.134亿个/mm²，略高于台积电N6的约1.077亿个/mm²；标准单元高度约228nm，比上代N+2缩小约9.5%。
这意味着→ 麒麟9030部分CPU核心面积缩小约20%，在接近相同的芯片面积里，塞进了更多CPU、GPU、NPU核心和缓存。
用大白话说＝ 中芯用的不是最先进的光刻机，但刻出来的电路密度，已经追到了台积电上一代主力工艺的水平线附近。
没有EUV，中芯靠什么把密度推上去？
为实现32.5nm间距，中芯采用了SAQP（自对准四重图形化，即同一层电路要用DUV光刻机反复曝光四次才能刻出来），部分上层金属用SADP（两次曝光）。
用大白话说＝ 台积电有EUV，一次曝光就能刻到位；中芯没有，就把同一道工序重复多次来逼近同样的精度——代价是掩模数量、对准难度和成本全部翻倍上升。
这反映出一条清晰的路线：中芯通过更激进的DUV多重图形化 + DTCO（设计与工艺协同优化）+ 紧凑标准单元设计，硬把密度推到了接近台积电N6的区间。
但这条路线不能在成本、性能和能效上完全复制EUV路线——它证明的是出口管制没有让中国先进逻辑工艺停滞，而不是差距已经消失。
长鑫存储怎么出现在旗舰手机里的？
12GB版麒麟9030 Pro使用三星LPDDR5X；但16GB Pro Max样品中同时出现了三星与长鑫存储两种内存封装。
长鑫封装型号为CXDD7JEDM，封装时间2025年第45周，内部为两组四层堆叠共八颗DRAM Die。
X射线CT扫描推算，Die尺寸与长鑫G4工艺约0.3Gb/mm²的存储密度相符，大致对应国际厂商1z级别DRAM工艺。
这意味着→ 长鑫能和三星在同一机型中并行供货，说明其容量、功耗、稳定性、良率和供应链认证已经跨过了关键门槛——进入旗舰手机，比单纯宣布产品更能说明问题。
一项拆解指标领先，能说明整体工艺领先吗？
不能。 M0间距只是众多维度之一；晶体管结构、完整互连堆栈、布线能力、金属与通孔电阻、设计规则、掩模数量、良率及最终性能能效，都是判断工艺水平的必要维度。
中芯N+3与长鑫G4和全球最先进水平之间仍存在明显差距，这一点不会因为单项指标的亮眼而改变。
这反映出真正值得追踪的问题不是某个参数是否追平，而是国产半导体能否在"稳定制造 → 进入高端产品 → 形成规模化供应"这条路径上持续兑现。
Content is for reference only, not financial advice.