SK海力士HBM5完成台积电封装验证，HBM4进入英伟达Vera Rubin平台
nashnova research
SK海力士已完成HBM5与台积电CoWoS封装的联合验证，下下代内存研发已与代工厂同步推进；与此同时HBM4刚被整合进英伟达最新超级芯片Vera Rubin，AI存储军备竞赛正在加速前移。
HBM5验证到了哪一步？
SK海力士9月28日宣布，HBM5已完成与台积电CoWoS封装的联合验证。
这意味着→ 下下代HBM产品的研发，已经和晶圆代工厂同步展开，而不是等芯片做好再交给封装。
台积电在9月23日圣克拉拉OIP大会上，将SK海力士评为3DFabric-HBM集成年度合作伙伴，连续第二年获奖。
不过SK海力士尚未公布HBM5的量产时间表、性能规格和目标客户。
为什么封装要提前介入？
HBM（高带宽内存）的原理是把多层DRAM芯片垂直堆叠，再与GPU并排放在同一基板上，实现高速数据访问。
随着堆叠层数增加、速度提升，存储芯片的性能高度依赖它和处理器的封装方式——单独做完再移交，已经行不通。
用大白话说＝ 以前是"芯片做好再装盒"，现在是"盒子和芯片必须一起设计"，SK海力士的封装工程师从验证早期就和台积电协作。
这反映出AI芯片竞赛的瓶颈，正从"谁的芯片更快"转向"谁的芯片和封装配合得更紧"。
HBM4和Vera Rubin平台进展如何？
SK海力士在OIP大会上展示了搭载12层、36GB HBM4的英伟达Vera Rubin平台方案。
同台展示的还有96GB SOCAMM2——一种用于CPU主存的低功耗DRAM模组。
这意味着→ HBM4已从实验室阶段进入平台整合，正在向量产靠近。
AI存储需求还会涨多少？SSD架构怎么跟？
SK海力士工程师朴大植预测，企业级PCIe SSD市场将从2026年的509 EB增长至2030年的1,933 EB，增幅约3.8倍。
为应对这一增长，SK海力士计划将PCIe 6和PCIe 7 SSD的控制器拆分为更小的chiplet（小芯片），用UCIe标准（一种芯片间互联协议）连接，取代单一大控制器设计。
用大白话说＝ 以前SSD里有一块大脑芯片管所有事，以后拆成几块小脑各管一摊，哪块需要升级就单独换，开发周期更短、升级更灵活。
后续关注什么？
HBM5能否如期推进量产，是验证SK海力士技术领先的核心节点。
SK海力士与台积电在封装层面的深度协同，能否转化为对三星等竞争对手的持续领先，市场仍在观察。
朴大植未披露SSD需求预测的数据来源，这一数字的可靠性有待交叉验证。
市场有风险，内容仅供研究参考，不构成投资建议。