台积电CoWoS产能接近AI需求，良率超98%
0xBroomberg
产能追了这么多年，到底追上没有？
何军在8月11日台北OCP亚太峰会上表示，CoWoS产能过去数年每年约翻倍，目前"非常接近"满足客户需求，但还差一点。
量产良率已稳定超过98%，部分产品达到99%。
这意味着→ 产能不再是最大瓶颈，但"接近"和"满足"之间的缺口仍意味着AI芯片客户拿不到全部想要的封装产能。
良率98%听起来很高，为什么台积电还这么紧张？
何军明确表示，98%以上的良率是引入任何新3DIC技术的前提条件，不是量产之后才追求的目标。
用大白话说＝ 每颗CoWoS封装的芯片越来越贵、结构越来越复杂，每多加一层特性，失败概率就成倍放大——良率不够高，新技术根本不敢上线。
在数据中心大规模并行场景下，整体故障率要可控，单个封装组件的质量标准须超过汽车级。这反映出先进封装的质量门槛已经不是"芯片级"思维，而是"系统级"思维。
封装里的"互连器"正在发生什么变化？
互连器（连接芯片与芯片之间的通道）过去只是被动地"接线"，现在开始吸纳主动功能——桥接器、集成稳压器、电容，以及越来越多的硅光子元件（用光而非电来传信号的器件）。
何军指出，电子信号擅长计算，但在信号传输上，光子的能效远优于电子，这是AI系统的演进方向。
这意味着→ 封装不再只是"把芯片装在一起"，而是变成一个有源系统——互连器本身也在做事，不只是搭桥。
小芯片拆分到底解决了什么问题？
驱动架构演进的力量有两股：一是经济性，小芯片（chiplet，把一颗大芯片拆成多颗小芯片分别制造）突破了光罩尺寸限制，将模拟内容与计算模块分离，降低了迁移至最新制程的成本。
二是性能，何军称之为3DIC对系统社区的"隐藏珍宝"——多芯片封装允许对裸片（die，从晶圆上切下来的单颗芯片）进行配对匹配，压缩器件性能的天然离散性，提升一致性，并让原本可能报废的裸片得以回收利用。
用大白话说＝ 就像买鸡蛋按大小分级——把性能接近的芯片配在一起，整体表现更稳定，还能"救活"一些本来要扔掉的芯片。
未来几年的规模路线图长什么样？
台积电目前已在5.5倍光罩尺寸上实现量产，计划到2029年达到14倍光罩尺寸，期间每年推出一代新CoWoS。
在3D方向，SoIC混合键合（一种让芯片直接面对面贴合的工艺）互连密度超过传统堆叠的50倍，功耗效率提升5倍；6微米键合间距已于去年量产，4.5微米间距计划于2029年量产。
这意味着→ 封装面积和3D堆叠密度同时在快速推进，而每一步都必须维持98%以上良率——这是台积电先进封装护城河的真正考验。
台积电的护城河到底有多深？
何军用一个比喻描述裸片配对业务："我每天运营十座先进封装工厂，有时觉得自己在运营全球最大的相亲服务——客户给我算法，帮每颗裸片找到灵魂伴侣，我负责配对、交付、提升系统性能。"
这反映出先进封装的壁垒不只是设备和工艺，还包括大规模制造网络中的数据匹配能力。
台积电能否在每年一代的迭代节奏下、在越来越大的封装面积上持续维持近乎完美的良率，将是衡量这条护城河深度的关键验证。
Content is for reference only, not financial advice.