台积电联手ASML和Imec推进2D芯片量产
Taylor Wilson
台积电与ASML、Imec正在台湾南部联合开发二维半导体制造设备，目标五年内量产——若成功，摩尔定律可再延伸四代，台湾将成为全球首个用2D材料造先进芯片的地区。
2D材料是什么，为什么现在要换？
传统硅芯片的晶体管已经小到接近物理极限，再缩小就会漏电——电流不走正路，从旁边"隧穿"过去。
2D材料（二维材料）是一类只有一个原子那么薄的材料，比如二硫化钼（MoS₂）、二硒化钨（WSe₂）。用大白话说＝把晶体管的"通道"从一块硅换成一张原子级的薄膜，电子被约束在这层薄膜里，跑得更规矩、漏得更少。
这意味着→如果硅通道被2D材料替代，摩尔定律理论上还能再走四代，芯片性能提升的长跑道远没有到头。
三巨头在台湾南部做什么？
台积电、ASML与Imec（比利时半导体研究机构）正联合开发2D材料的制造设备，地点在台湾南部。
据清华大学兼任教授林育威介绍，相关技术预计两三年内取得实质进展，台积电有望五年内在台湾实现量产。
这意味着→这不是实验室论文阶段，而是三家顶级机构已经在为"怎么用机器大规模生产"做准备——方向已经确定，剩下的是工程落地。
量产最难的坎在哪？
大面积均匀性：原子级薄膜要铺满整片晶圆，表面必须极度平整；任何微小的褶皱或缺陷都会让晶体管性能参差不齐。
接触电阻与功耗：材料太薄，电流进出的"接口"会产生额外阻力，拖慢开关速度、浪费能量。
周边干扰：封装时的热效应、相邻材料带来的机械应力，都会影响电子传输。用大白话说＝材料本身很好，但要让它在真实工厂环境里稳定工作，每一步都是难题。
最新研究突破说明了什么？
2026年5月25日，《自然·光子学》发表了东京大学教授董文森与中央研究院吕育荣的联合成果：在硅上沉积一层WS₂或MoS₂薄膜，可约束电子运动、提升载流子传输精度，同时降低功耗。
这意味着→学术端正在攻克"怎么让2D材料在硅上好用"的核心问题，为台积电的量产路线提供底层验证。
这反映出从实验室到工厂的接力正在加速——研究解决"能不能做到"，台积电解决"能不能大规模做"。
投资门槛和商业化关键是什么？
将硅替换为2D材料进行先进制造，所需投资至少70亿美元。
台积电目前不仅推进器件开发，还同步布局大面积高质量2D材料生长技术及其与现有硅产线的集成方案。
这意味着→最终的验证节点只有一个：量产成本能否降到可商业化的水平。技术路线已经选定，能不能跑通取决于成本曲线。
Content is for reference only, not financial advice.