HBM混合键合量产受阻：300°C热处理与CMP碟形效应双重制约
Nashnova编辑部
混合键合（把两块芯片的铜线直接对接的技术）原定随HBM5量产，但300°C高温伤DRAM、CMP研磨精度不够两个难题互相卡死，叠加成本高出3-5倍，量产时间表被迫后推。
混合键合到底想解决什么问题？
现在HBM芯片一层层往上叠，层间靠微凸块（微小焊点）连接，间距大、散热差。
混合键合的做法是铜对铜直接贴合，去掉凸块和底填胶——这意味着→ 芯片间距可以大幅缩小，输入输出密度上一个台阶，散热通路也更顺畅。
用大白话说＝ 这是把"焊接"升级成"无缝拼合"，是未来超高层HBM的必经之路。
两个技术难题怎么互相卡死？
难题一：CMP研磨不够平。 CMP（化学机械平坦化，用化学液+研磨垫把晶圆表面磨平的工艺）需要把铜面的碟形凹陷控制在5纳米以内，目前整片晶圆上做不到这么均匀。
难题二：300°C会伤DRAM。 标准混合键合需要约300°C加热让铜膨胀、贴紧，但DRAM存储单元在这个温度下性能会退化，厂商只好把目标降到约200°C。
这反映出一个恶性循环：温度降低 → 铜膨胀不够 → 对CMP平整度的要求反而更苛刻 → 两个变量互相拉扯，谁也过不了关。
成本和标准放松又帮了倒忙？
混合键合的加工成本估计是现有热压缩键合的3到5倍，还要重新设计整条产线布局。
与此同时，JEDEC（制定HBM封装标准的行业组织）把封装厚度上限从HBM3E的720微米放宽到HBM4的775微米，HBM5等20层产品甚至讨论放到900-1000微米。
这意味着→ 封装空间变大了，用老办法也能塞下更多层，"必须靠混合键合压缩间距"的紧迫感被削弱了。加上英伟达等大客户对超高堆叠需求趋于保守，12层配置预计在HBM4E世代仍是主流。
三星和SK海力士的过渡方案是什么？
三星：铜热路径块（HPB）。 在HBM堆叠内部专门修一条铜质"散热高速路"，把最热的芯片间物理层区域的热量快速导出。已在HBM4E验证，硅基版本计划用于HBM5。
SK海力士：iHBM。 在封装里嵌入一块电绝缘但高导热的硅基冷却元件（ICE），不改现有封装和底填工艺，热阻降低约30%。
用大白话说＝ 两家都在说"混合键合我先不碰，但散热问题我用别的招先顶住"。
混合键合到底什么时候能量产？
业内判断：短期选风险低的方案，混合键合留作中长期里程碑，等到输入输出密度必须翻倍时再上。
三星旗下设备子公司SEMES研发中心执行副总裁都铉浩明确表示：随着堆叠层数增加，热压缩键合终将触及物理极限，向混合键合过渡不可避免。
这意味着→ 时间表不取决于"要不要做"，而取决于CMP精度和低温键合能不能同步突破——两道锁必须同时打开。
市场有风险，内容仅供研究参考，不构成投资建议。