三星披露HBM三阶段路线图，终极形态将DRAM直接堆叠于计算芯片
Nashnova编辑部
三星在Hot Chips大会上公布HBM三阶段演进路线，终极形态zHBM将DRAM直接堆在GPU之上、取消中介层，宣称功耗降70%、带宽提升230%——这意味着内存与算力芯片的物理边界正在被重新定义。
三星为什么要把内存"搬到"芯片头顶？
当前AI芯片普遍采用2.5D封装（GPU和内存并排放在一块"垫板"上，靠横向走线传数据）——距离长、功耗高、占地大。
三星的终极方案zHBM把DRAM堆叠直接压在GPU/TPU之上，形成真正的3D垂直集成，彻底去掉中介层（interposer，那块昂贵的硅"垫板"）。
这意味着→ 数据从内存到计算核心的距离被压缩到微米级，信号跑得更短、耗电更少、腾出的面积还能塞更多算力。
第一阶段做了什么——先把内存"瘦身"？
核心动作：用更先进的制程（D1c + 4纳米逻辑工艺）重做HBM的基础芯片（B-die），让它占的面积更小、功耗更低。
关键一招：把原本装在GPU里的内存控制器搬到HBM侧，预计为GPU释放5%–10%面积，对应10%–20%性能提升。
用大白话说＝ 内存自己管自己，不再占用GPU的"地皮"和"脑力"，GPU就能专心算。
面积缩小带来散热压力，三星用Heat Path Block（HPB）技术应对，峰值温度可降35%以上。
第二阶段——内存开始"兼职"算活？
AI大模型的上下文窗口越来越长，KV缓存（模型推理时暂存中间结果的空间）需求指数级膨胀，单靠HBM容量不够。
三星计划在B-die空余面积上加装内存扩展控制器，外接LPDDR或额外HBM来扩容。
更激进的一步：在B-die上集成部分计算单元，让内存自己做一部分运算——这个形态叫AHBM（进阶高带宽内存）。
这意味着→ 数据不用全部搬到GPU再算，一部分在内存侧就地处理，省带宽、省功耗、降温度。
第三阶段zHBM——指标到底有多夸张？
三星给出的zHBM关键数字：I/O功耗目标约0.5 pJ/bit、带宽提升超2.3倍、系统热余量达100W。
演示方案是四栈zHBM叠在一颗计算芯片之上，通过去掉SerDes（高速串行收发模块）等冗余环节来压低功耗。
用大白话说＝ 相比现在的方案，同样的电力预算下能喂给GPU两倍多的数据，同时还多出100瓦的散热余量给GPU跑得更快。
落地靠什么——两项封装技术是关键？
三星正在研发WoW（晶圆对晶圆键合）和HCB（混合立方键合）两项封装技术，目标是实现超高I/O密度。
这反映出 zHBM不只是设计理念的突破，封装工艺的良率才是决定量产时间表的真正瓶颈。
三星总结称："通过掌握先进封装与统一SoC-DRAM协同设计，我们将突破制约AI系统的功耗、面积与容量瓶颈。"
对行业意味着什么——内存和算力的边界在消失？
从"并排放"到"叠上去"，HBM的演进方向指向内存与计算芯片的深度融合，而非简单的带宽堆叠。
这意味着→ 未来AI芯片的竞争不再只看GPU算力，谁能把内存和计算做成一体、谁的封装良率先达标，谁就占先手。
路线图够激进，但WoW与HCB的良率、zHBM的热管理能否在量产中兑现，仍是最大的未知数。
Content is for reference only, not financial advice.