SEMICON 2026：先进封装向3D集成演进，CPO测试成量产瓶颈
nashnova research
花旗、野村、瑞银在SEMICON Taiwan 2026上共同确认：AI芯片的产能瓶颈正从前端制造向封装、光互连和测试环节后移，CPO测试的取舍难题可能决定下一轮量产节奏。
三家机构同时调研，看到了什么共同趋势？
AI芯片扩产的关键矛盾正在从造芯片本身，转向把芯片封装、连接、测好。
这意味着→ 产业链的"卡脖子"环节后移了——前端晶圆产能不再是唯一瓶颈，封装、光互连、测试都在排队等扩产。
三家侧重不同：瑞银盯台积电封装路线图，花旗拆解CPO制造工艺，野村聚焦测试设备——但结论指向同一个方向。
台积电的封装路线走到哪一步了？
台积电5.5倍光罩CoWoS（一种把多颗芯片拼在一起的先进封装技术）已量产，良率超过98%。
瑞银上调台积电2027年底CoWoS月产能预测至26万片；2028年将扩展至14倍光罩，并支持20层HBM堆叠（HBM是AI芯片旁边的高速内存塔）。
用大白话说＝ 封装面积越做越大、内存叠得越来越高，就是为了让一颗AI芯片一次能"吃进"更多数据。
台积电对2027年下半年扩产节奏趋于谨慎，部分工序可能外包给日月光(ASE)，先进封装产能正向OSAT厂商（专业封测代工厂）外溢。
面板级封装和光互连，为什么现在被提起？
台积电CoPoS面板级封装（把封装基板从晶圆尺寸放大到310×310mm²面板）计划2027年中选定工艺和设备，2028年量产，瑞银称设备商信心正在增强。
光互连方面，台积电展示COUPE路线图：2026年实现200G/通道，2030年目标400G/通道。
这反映出一个根本矛盾：AI算力需求每两年增长约3倍，但芯片间I/O带宽增速仅约1.4倍——铜线跑不动了，只能换光。
CPO制造到底难在哪里？
CPO（共封装光学引擎，把光通信模块直接装进芯片封装里）需要集成EIC（电芯片）、PIC（光芯片）、透镜、光纤等多个部件。
花旗指出，主动耦合（让光信号对准光纤的过程）需要实时光功率反馈和多轴精密定位，要量产就必须大幅提升对准速度和自动化水平。
用大白话说＝ 把电信号转成光信号、再精确对准一根头发丝粗细的光纤——实验室能做到，工厂要大批量做到又快又准，这就是难点。
"Insertion 2"之争——测还是不测？
野村关注的焦点是Insertion 2：EIC与PIC完成晶圆键合后、封装前的中间测试环节。
当前这一步测试吞吐量偏低，产业链已开始讨论能否跳过。野村认为取消能缩短周期，但部分缺陷只有在这一步才能被发现，跳过意味着后续出了问题更难追责。
瑞银预计行业可能逐步简化Insertion 2，同时加重对Insertion 3（单颗光学引擎成品测试）的依赖。
测试效率与覆盖率的取舍，谁的议价权最大？
致茂电子在展会上提出CPO测试可能向"shift-to-middle"转变：对高密度交换机封装而言，任何一颗光学引擎有缺陷，整块CoWoS级封装都可能报废。
这意味着→ Insertion 3的100%已知良品验证可能成为量产的硬性前提——不是"测不测"的问题，而是"不测就不敢封"。
测试效率与覆盖率之间的取舍，将直接决定测试设备厂商的议价空间；部分设备交期已拉长至约两年，这反映出下游需求已在抢跑。
市场有风险，内容仅供研究参考，不构成投资建议。